【台積電佈局新存儲技術】
近年來,在人工智能(AI)、5G等推動下,以MRAM(磁阻式隨機存取存儲器)、鐵電隨機存取存儲器 (FRAM)、相變隨機存取存儲器(PRAM),以及可變電阻式隨機存取存儲器(RRAM)為代表的新興存儲技術逐漸成為市場熱點。這些新技術吸引各大晶圓廠不斷投入,最具代表性的廠商包括台積電、英特爾、三星和格羅方德(Globalfoundries)。
那麼,這些新興存儲技術為什麼會如此受期待呢?主要原因在於:隨着半導體制造技術持續朝更小的技術節點邁進,傳統的DRAM和NAND Flash面臨越來越嚴峻的微縮挑戰,DRAM已接近微縮極限,而NAND Flash則朝3D方向轉型。
此外,傳統存儲技術在高速運算上也遭遇阻礙,處理器與存儲器之間的「牆」成為了提升運算速度和效率的最大障礙。特別是AI的發展,數據需求量暴增,「牆」的負面效應愈加突出,越來越多的半導體廠商正在加大對新興存儲技術的研發和投資力度,尋求成本更佳、速度更快、效能更好的存儲方案。
從目前來看,最受期待的就是MRAM,各大廠商在它上面投入的力度也最大。MRAM屬於非易失性存儲技術,是利用具有高敏感度的磁電阻材料製造的存儲器,斷電時,MRAM儲存的數據不會丟失,且耗能較低,讀寫速度快,可媲美SRAM,比Flash速度快百倍,在存儲容量方面能替代DRAM,且數據保存時間長,適合高性能應用。
MRAM的基本結構是磁性隧道結,研發難度高,目前主要分為兩大類:傳統MRAM和STT-MRAM,前者以磁場驅動,後者則採用自旋極化電流驅動。
另外,相較於DRAM、SRAM和NAND Flash等技術面臨的微縮困境,MRAM可滿足製程進一步微縮需求。目前,DRAM製程工藝節點為1X nm,已接近極限,而Flash走到20 nm以下後,就朝3D製程轉型了。MRAM製程則可推進至10nm以下。
在過去幾年裏,包括台積電、英特爾、三星、格羅方德等晶圓代工廠和IDM,相繼大力投入MRAM 研發,而且主要着眼於STT-MRAM,也有越來越多的嵌入式解決方案誕生,用以取代Flash、EEPROM和SRAM。
- 台積電
早在2002年,台積電就與工研院簽訂了MRAM合作發展計劃。近些年,該公司一直在開發22nm製程的嵌入式STT-MRAM,採用超低漏電CMOS技術。
2018年,台積電進行了eMRAM芯片的「風險生產」,2019年生產採用22nm製程的eReRAM芯片。
2019年,台積電在嵌入式非易失性存儲器技術領域達成數項重要的里程碑:在40nm製程方面,該公司已成功量產Split-Gate(NOR)技術,支持消費類電子產品應用,如物聯網、智慧卡和MCU,以及各種車用電子產品。在28nm製程方面,該公司的嵌入式快閃存儲器支持高能效移動計算和低漏電製程平台。
在ISSCC 2020上,台積電發佈了基於ULL 22nm CMOS工藝的32Mb嵌入式STT-MRAM。該技術基於台積電的22nm ULL(Ultra-Low-Leakage)CMOS工藝,具有10ns的極高讀取速度,讀取功率為0.8mA/MHz/bit。對於32Mb數據,它具有100K個循環的寫入耐久性,對於1Mb數據,具有1M個循環的耐久性。
它支持在260°C下進行90s的IR迴流焊,在150°C下10年的數據保存能力。它以1T1R架構實現單元面積僅為0.046平方微米,25°C下的32Mb陣列的漏電流僅為55mA。
目前,台積電已經完成22nm嵌入式STT-MRAM技術驗證,進入量產階段。在此基礎上,該公司還在推進16 nm 製程的STT-MRAM研發工作。
除了MRAM,台積電也在進行着ReRAM的研發工作,並發表過多篇基於金屬氧化物結構的ReRAM論文。
工研院電光所所長吳志毅表示,由於新興存儲技術將需要整合邏輯製程技術,因此現有存儲器廠商要卡位進入新市場,門檻相對較高,而台積電在這方面具有先天優勢,因為該公司擁有很強的邏輯製程生產能力,因此,台積電跨入新興存儲市場會具有競爭優勢。
據悉,工研院在新興存儲技術領域研發投入已超過10年,通過元件創新、材料突破、電路優化等方式,開發出了更快、更耐久、更穩定、更低功耗的新一代存儲技術,目前,正在與台積電在這方面進行合作。未來,台積電在新興存儲器發展方面,工研院將會有所貢獻,但具體內容並未透露。
- 三星
三星在MRAM研發方面算是起步較早的廠商,2002年就開始了這項工作,並於2005年開始進行STT-MRAM的研發,之後不斷演進,到了2014年,生產出了8Mb的eMRAM。
三星Foundry業務部門的發展路徑主要分為兩條,從28nm節點開始,一條是按照摩爾定律繼續向下發展,不斷提升FinFET的工藝節點,從14nm到目前的7nm,進而轉向下一步的5nm。
另一條線路就是FD-SOI工藝,該公司還利用其在存儲器製造方面的技術和規模優勢,着力打造eMRAM,以滿足未來市場的需求。這方面主要採用28nm製程。
三星28nm製程FD-SOI(28FDS)嵌入式NVM分兩個階段。第一個是2017年底之前的電子貨幣風險生產,第二個是2018年底之前的eMRAM風險生產。並同時提供eFlash和eMRAM(STT-MRAM)選項。
該公司於2017年研製出了業界第一款採用28FDS工藝的eMRAM測試芯片。
2018年,三星開始在28nm平台上批量生產eMRAM。2019年3月,該公司推出首款商用eMRAM產品。據悉,eMRAM模塊可以通過添加三個額外的掩膜集成到芯片製造工藝的後端,因此,該模塊不必要依賴於所使用的前端製造技術,允許插入使用bulk、FinFET或FD-SOI製造工藝生產的芯片中。
三星表示,由於其eMRAM在寫入數據之前不需要擦除週期,因此,它比eFlash快1000倍。與eFlash相比,它還使用了較低的電壓,因此在寫入過程中的功耗極低。
2018年,Arm發佈了基於三星28FDS工藝技術的eMRAM編譯器IP,包括一個支持18FDS (18nm FD-SOI工藝)的eMRAM編譯器。這一平台有助於推動在5G、AI、汽車、物聯網和其它細分市場的功耗敏感應用領域的前沿設計發展。
2019年,三星發佈了採用28FDS工藝技術的1Gb嵌入STT-MRAM。基於高度可靠的eMRAM技術,在滿足令人滿意的讀取,寫入功能和10年保存時間的情況下,可以實現90%以上的良率。並且具備高達1E10週期的耐久性,這些對於擴展eMRAM應用有很大幫助。
2019年底,Mentor宣佈將為基於Arm的eMRAM編譯器IP提供IC測試解決方案,該方案基於三星的28FDS工藝技術。據悉,該測試方案利用了Mentor的Tessent Memory BIST,為SRAM和eMRAM提供了一套統一的存儲器測試和修復IP。
- Globalfoundries(格羅方德半導體股份有限公司)
2017年,時任Globalfoundries首席技術官的Gary Patton稱,Globalfoundries已經在其22FDX(22nm製程的FD-SOI工藝技術)製程中提供了MRAM,同時也在研究另一種存儲技術。
由於Globalfoundries重點發展FD-SOI技術,特別是22nm製程的FD-SOI,已經很成熟,所以該公司的新興存儲技術,特別是MRAM,都是基於具有低功耗特性的FD-SOI技術展開的。
今年年初,Globalfoundries宣佈基於22nm FD-SOI 平台的eMRAM投入生產。該eMRAM技術平台可以實現將數據保持在-40°C至+125°C的温度範圍內,壽命週期可以達到100,000,可以將數據保留10年。該公司表示,正在與多個客户合作,計劃在2020年安排多次流片。
據悉,該公司的eMRAM旨在替代NOR閃存,可以定期通過更新或日誌記錄進行重寫。由於是基於磁阻原理,在寫入所需數據之前不需要擦除週期,大大提高了寫入速度,宏容量從4-48Mb不等。
- 英特爾
英特爾也是MRAM技術的主要推動者,該公司採用的是基於FinFET技術的22 nm製程。
2018年底,英特爾首次公開介紹了其MRAM的研究成果,推出了一款基於22nm FinFET製程的STT-MRAM,當時,該公司稱,這是首款基於FinFET的MRAM產品,並表示已經具備該技術產品的量產能力。
結語
由於市場需求愈加凸顯,且有各大晶圓廠大力投入支持,加快了以MRAM為代表的新興存儲技術的商業化進程。未來幾年,雖然DRAM和NAND Flash將繼續站穩存儲芯片市場主導地位,但隨着各家半導體大廠相繼投入發展,新興存儲器的成本將逐步下降,可進一步提升 MRAM等技術的市場普及率。
原文:
https://mp.weixin.qq.com/s/sMZ0JwclWf1zAEPkW8Rn0Q
dram製程基本原理 在 5G等推動下,以MRAM(磁阻式隨機存取存儲器) - Facebook 的推薦與評價
MRAM的基本結構是磁性隧道結,研發難度高,目前主要分為兩大類:傳統MRAM ... 目前,DRAM製程工藝節點為1X nm,已接近極限,而Flash走到20 nm以下後,就朝3D製程轉型了 ... ... <看更多>
dram製程基本原理 在 [請益] 關於DRAM工程師與一般邏輯電路廠的差別- 看板Tech_Job 的推薦與評價
※ 引述《sendtony6 (TONY)》之銘言:
: ※ 引述《cookies12 (餅乾的餅乾藏在餅乾盒裡)》之銘言:
: : 想請問一下
: : DRAM場跟一般邏輯電路廠(台積、聯電)
: : 學到的半導體製程是很不一樣的嗎,就是不能跳來跳去這樣?
: : 還有就是邏輯做到22nm,DRAM是沒做到那麼小嗎?
: : 還有一個選工作的問題
: : 當工程師做電性分析與做製成整合
: : 哪種比較好學到的有用的東西(認為是好升遷轉公司的)!
: : 萬分感謝你
: 這問題我也是進到GG後才知道,為啥平平都是LIT / ETC / CMP / DIF
: 一間可以做到全世界最大~另一間(甚至連3爽都不太賺)搞到快倒了
: 現在d-ram最小好像就是到N22...(據了解中科那間正在衝良率)
: 兩個的差異在於patern 定義的困難度有很大的落差
: Dram parern的定義層與層的之間的疊對非常好控制(據我們公司某位曾在UMC待10幾年
: 的資深前輩說 : UMC以前有小量做過D-ram良率閉著眼睛做都90%)
: 而邏輯區的疊對通常都是一些怪圖案 很難控制
: (重覆性越高,越整齊的圖案越好做)
: (有機會可以拿dram的wafer跟logic 的wafer比較看看就會知道我在說啥了)
: 第2個主因是因為D-ram的defect concern,可以說是根本就不concern
: 因為dram顆粒可以切很小,有partical沒關係 還有一大片可以賣錢
: (舉例來說~一片12吋wafer 如果可以切1000個die 那有20個die掛了還有980個可以賣)
: (假如只能切100個die 一樣是20個die掛了(假如partical是隨機分布) 就只剩80個)
: 但邏輯晶片隨便一顆partical就可以造成斷路/短路 (能切的size也大很多)
: (而dram還不見得會短路)
: 如果動不動就把沾到partical的部份報廢那走完整個process大概只剩沒幾片可以賣錢
: 所以LIT很倒眉~只要EDS有打到碳成份都說是LIT的問題
: (但真正學過能譜分析的都知道電子束聚焦在金屬面上也會積碳 還曾經也人拿這個當博論)
: 至於電性分析都是量阻值 / 電容值 / 跟量率(就是會不會導電而已) (就是高中物理那些)
: 以上這些都不是工作中知道的而是跟某些前輩閒聊知道
: 你的問題拿去問一堆在GG工作的PE 跟你保證一堆人搞不清楚故事前後
: 這也市我覺得在GG工作很悲哀的地方(眼界太小)
: 整天只會看著SPC 顧機台 call vender 盡是做些高中生就能做的事
: 回到你的問題 Dram廠跟晶圓廠能不能互跳? 當然可以
: 因為使用的機台都差不多只是做的事難易差別而已
我覺得妳的文章有很多對DRAM的誤會,T公司無疑是foundry 的leader, 而且應該也有生產記憶體,不便多說,妳在T等級夠高認識夠多product就會知道我在說什麼
還有DRAM跟妳們在線寬上定義也不一樣,用一般foundry logic 22nm的design rule 應該lithography解析度可能也無法生產22nm的DRAM, 抱歉這也無法多談
還有隨便做良率90%應該是 90nm之前的製程了,現在的不可能,我猜T在2x 有做到記憶體的良率也沒這麼高
線寬或是圖案密度都是design rule,我想妳在台積應該會有概念,決對不會因為是DRAM就有這麼大的差異
die大小基本上看容量
但跟非記憶體比,與其說大小差異,不如說層數差異
還有一個重大差別在客製化,例如ASIC
總之,妳們不錯,但對別行不應該下這樣輕率的評論
--
Sent from my Android
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 112.97.37.111
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1400398030.A.A0E.html
... <看更多>